Arquitecturas de hardware

Hardvard, Von Neuman, partes de una CPU, diseño de estos y taxonomía de Flynn

Arquitecturas de hardware

Una memoria para datos y otra para instrucciones + E/S + UAL

1: Una memoria para datos y otra para instrucciones + E/S + UAL

Hardvard

Von Neuman

Una memoria principal + E/S + CPU

2: Una memoria principal + E/S + CPU

Hardvard

Von Neuman

Almacena temporalmente resultados aritméticos y lógicos para la ALU

3: Almacena temporalmente resultados aritméticos y lógicos para la ALU

Reloj

Decodificadr

Acumulador

Contador de programa

Contiene la instrucción que se está ejecutando en cada momento

4: Contiene la instrucción que se está ejecutando en cada momento

Contador de programa

Decodificador

Registro de instrucción

Secuenciador

Contiene la dirección de memoria de la siguiente instrucción a ejecutar

5: Contiene la dirección de memoria de la siguiente instrucción a ejecutar

Decodificador

Contador de programa

Secuenciador

Registro de instrucción

Genera microordenes que, sincronizadas con el reloj, hacen que se vaya ejecutando la instrucción que está cargada en el registro de instrucción

6: Genera microordenes que, sincronizadas con el reloj, hacen que se vaya ejecutando la instrucción que está cargada en el registro de instrucción

Contador de programa

Reloj

Decodificador

Secuenciador

Interpreta la instrucción para su posterior proceso

7: Interpreta la instrucción para su posterior proceso

Contador de programa

Decodificador

Acumulador

Reloj

Sucesión de impulsos eléctricos a intervalos constantes, que marcan los instantes en los que han de comenzar los distintos pasos de los que consta cada instrucción

8: Sucesión de impulsos eléctricos a intervalos constantes, que marcan los instantes en los que han de comenzar los distintos pasos de los que consta cada instrucción

Reloj

Secuenciador

Registro de instrucción

Contador de programa

Usada en los intel Itanium, es una interpretación de VLIW (Very Long Instruction Word), le dice al compilador qué instrucciones pueden ejecutarse en paralelo (grupos de 128 bits)

9: Usada en los intel Itanium, es una interpretación de VLIW (Very Long Instruction Word), le dice al compilador qué instrucciones pueden ejecutarse en paralelo (grupos de 128 bits)

EPIC

RISC

CISC

SISC

Muchas instrucciones complejas que suelen ejecutarse en varios ciclos que realizan múltiples operaciones. Menor tamaño de código, mayor retrocompatibilidad y programación más sencilla en ensamblador

10: Muchas instrucciones complejas que suelen ejecutarse en varios ciclos que realizan múltiples operaciones. Menor tamaño de código, mayor retrocompatibilidad y programación más sencilla en ensamblador

EPIC

SISC

RISC

CISC

Pocas instrucciones simples ejecutadas idealmente en un ciclo que realizan un tipo de operación. Mayor velocidad, cpus más fáciles de diseñar, económicas con menor consumo energético

11: Pocas instrucciones simples ejecutadas idealmente en un ciclo que realizan un tipo de operación. Mayor velocidad, cpus más fáciles de diseñar, económicas con menor consumo energético

SISC

RISC

EPIC

CISC

Se procesan múltiples instrucciones sobre datos diferentes de forma independiente

12: Se procesan múltiples instrucciones sobre datos diferentes de forma independiente

SIMD

MISD

MIMD

SISD

Un solo procesador ejecuta una única instrucción a la vez sobre un solo dato

13: Un solo procesador ejecuta una única instrucción a la vez sobre un solo dato

MIMD

SISD

MISD

SIMD

Una única instrucción se aplica simultáneamente a múltiples elementos de datos

14: Una única instrucción se aplica simultáneamente a múltiples elementos de datos

SIMD

MIMD

MISD